存算一体存储器件浅谈（1）：二维材料存储器

前言

大数据、物联网等技术快速发展催生了大量新的AI应用场景，多样化的场景需要多元化的算力，而数据中心、智能驾驶等场景对算力的要求特别高，算力已经成为人工智能继续发展的重中之重。当前传统芯片大都采用冯·诺依曼架构，处理器与存储器的物理分离引起的“存储墙”和“功耗墙”严重限制了芯片算力的发展。“存算一体”技术将传统冯·诺依曼架构中以计算为中心的设计，转变为以数据存储为中心的设计，利用存储器对数据进行计算和存储，从而大幅提高系统的并行度和能量效率，解决了“存储墙”和“功耗墙 ${}^{[1]}$ ${}^{[2]}$ ”。

近些年，新的计算架构、新的计算模式、新的存储器件得到工业界的广泛关注，以期能够在半导体工艺突破之前，解决现在数据处理、数据移动、数据存储等多方面问题。

存储器件作为存算一体技术基本单元，是加速存算一体技术落地应用的驱动力。本文从材料维度划分存储器件，主要讲述二维材料存储器。原子级厚度的二维材料在外部信号下具有很好的可调谐性，在构建具有低功耗、可扩展性、速度快和高耐用性的存储器方面具有优势。目前，部分二维材料存储器的擦写电压<1 V并且开关速度<10 ns，展现了性能上的优势，同时为存算一体技术提供了一种新的解决方案。

一、什么是存算一体技术？

在过去的七十年里，基于冯·诺依曼架构的计算和信息技术几乎在所有领域都取得了空前的成功。然而，随着以数据为中心的人工智能（AI）的兴起，处理单元和内存单元之间的物理分离使得数据之间频繁的传输，由此带来的延迟与能耗急剧增加。在这种情况下，移动海量数据的能耗甚至高于计算任务本身的能耗。一些新颖的架构，例如高并行图形处理单元（GPU）、高带宽内存（HBM）和3D单片集成 ${}^{[3]}$ ${}^{[4]}$ ，虽然已经陆续开发并取得了一定的成效，但海量数据传输带来的延迟和能耗挑战依然存在。因此，业界迫切需要通过改善处理单元和存储单元之间的架构关系来增强信息交互能力。

作为一种非冯·诺依曼架构，“存算一体”技术指的是在每个内存单元内直接进行计算，通过将数百万存储器件集成在交叉阵列中，具有大规模并行性和分布式计算特性，类似于神经生物学系统。因此，它可以打破冯·诺依曼架构，实现数据处理和存储的融合，消除与数据访问相关的延迟和能耗损失, 从而彻底消除“存储墙”以及“能耗墙”的问题 ${}^{[6]}$ 。

二、存储器件演进对于存算一体技术落地的影响

近年来随着物联网、人工智能等应用领域的兴起，存算一体技术得到国内外学术界与产业界的广泛研究与应用。目前在存算一体芯片中使用最多的还是传统存储器件SRAM、DRAM、Flash等，对于存算一体技术落地有着较大的推动作用。其中DRAM成本低，容量大，方案成熟，但是工艺迭代慢，读取延迟（Latency）也大，且需要定期刷新数据，一般适合用于近存计算。Flash则属于非易失性存储器件，对PVT变化敏感，精度较低，且这种介质不仅读写性能较差，擦写次数也较少，一般适合小算力场景及待机时间长的场景，如智能语音等。SRAM在读写速度与工艺方面具有极大优势，能效比高，且工艺成熟，一般适用于云计算等大算力场景。

忆阻器，全称记忆电阻器 (Memristor)，它是表示磁通与电荷关系的电路器件。相比传统存储器件，忆阻器除了具有更小的单元尺寸、高密度集成以及非易失性等优点外，还可以模拟生物神经元、生物突触的某些独特功能，如LIF神经元模型，突触可塑性等 ${}^{[7]}$ ${}^{[8]}$ 。因此，忆阻器具备天然的存算一体属性，它的引入提高了存算一体架构的整体集成度，降低了存算一体芯片的功耗，有助于实现超大规模的硬件神经网络。随着存储器件工艺和技术不断完善，存算一体技术使用范围逐渐扩展到高复杂、大模型的边缘端以及云端的大算力应用领域，未来在大算力侧将有望替代冯·诺依曼架构芯片。

三、存储器件分类

存储器件种类繁多，总体上分类易失性和非易失性两大类。易失性存储器件包括SRAM（静态随机存储器）和DRAM（动态随机存储器）。非易失性存储器件包括Flash（闪存）、FeRAM（铁电存储器）、PCM（相变存储器）、MRAM（磁性随机存储器）、STT-RAM（自旋转移扭矩随机存取存储器）、ReRAM（电阻式存储器）、CBRAM、Mott Memory（莫特忆阻器）等新型存储器，如图1所示。其中ReRAM是基于忆阻器原理，实际上是一种有记忆功能的非线性电阻器，属于忆阻器技术。从材料上划分，存储器件包括氧化物存储器、二维材料存储器、铁电存储器、光电存储器、磁性存储器、拓扑存储器等。本文主要讲述二维材料存储器件。

四、二维材料存储器

二维材料是指通过内部较强的化学键和相对较弱的外部范德华相互作用结合在一起，由于其独特的结构和物理性质而引起了全世界的关注。一方面，二维材料的原子级别的厚度为实现高性能器件的高密度集成和低功耗运行提供了显著优势。另一方面，它们的无悬空键表面和平面结构使它们不仅兼容传统的晶圆技术，而且可以相互堆叠，不受晶格失配的限制。因此，各种具有不同电学特性的二维层状材料，如石墨烯、过渡金属二硫化物（TMD，包括MoS2、WSe2和MoTe2等）、过渡金属碳化物（MXene）、黑磷（BP）和六方氮化硼（h-BN），可以任意组合以创建各种人工范德华异质结构，这些结构具有在单个材料中没有的新特性 ${}^{[10]}$ 。例如，借助范德华异质结构中形成的势垒，可以实现稳定的数据存储。此外，堆叠材料的顺序、厚度和角度，以及光、电场和磁场也可以改变他们的特性。尽管目前的二维材料存储器件也存在一些不足（例如，有限的循环耐久性），但已经提出了一些可行的方法和策略来提高它们的应用潜力。最近，已经进行了一些使用二维材料实现存储和处理数据的初步尝试，并展示了许多意想不到的现象，这些现象导致了全新的器件概念（例如，固有的鲁棒陷阱效应、可编程p-n结和准非易失性存储器），此外，作为当前研究热点，先进二维材料存储器实现的存算一体技术在各个领域的应用也值得探讨。

存储器是存算一体技术的基本单元，其性能决定了其在计算系统中的应用。原子级厚度的二维材料在外部信号下具有很好的可调谐性，在构建具有低功耗、可扩展性、速度快和高耐用性的存储器方面具有优势。因此，由二维材料实现的存储器为实现具有高面积效率、能耗效率、计算精度和学习能力的存内计算创造了巨大的机会。在过去的几年中，研究工作者探索了各种具有不同操作的二维存储器。图2总结了已报道的各种二维材料存储器。基于电荷的存储器主要是指传统的静态/动态随机存取存储器（SRAM/DRAM）和闪存（例如浮栅晶体管和电荷捕获器件），以及新兴的铁电场效应晶体管（FeFET）。而阻变存储器，包括垂直电阻随机存取存储器（RRAMs）、相变存储器（PCMs）和铁电随机存取存储器（FeRAMs），以及横向Memtransistor和离子晶体管。

为了更好地比较目前各种二维存储器，器件各参数的最优值总结在图3中。对于二维材料Flash来说，它们具有非易失性存储的特性，一般工作在较高的编程/擦除下电压（>10 V）。同时，还提出了一些工作电压低于10 V的新型闪存器件（例如，两端口工作模式）。在各种类型的二维材料存储器，目前报道的二维材料Flash具有非常高的开关比（≈ ${10}^9$ ），同时具备一定的循环耐久性（≈ ${10}^5$ ）。这样的循环耐久性是暂时低于传统的基于传统材料的闪存（≈ ${10}^8$ )、DRAMs（≈ ${10}^{12}$ ）和铁电存储器（> ${10}^{12}$ ）。与受隧道层退化限制的电荷型存储器相比，结构更简单的忆阻器具有开关速度快、稳定性高、低功耗，以及出色的设备可扩展性。如今，基于二维材料的RRAM和PCM 忆阻器可以在小电压(<1 V)和快速开关速度(≈10 ns)下工作，这有利于避免过多的能耗损失 ${}^{[10]}$ ${}^{[11]}$ 。

目前，业界与学术界对二维材料在存算一体应用的研究火热起来。斯坦福大学的H.-S. Philip Wong团队，利用h-BN/WSe2二维材料制造了人工光突触器件并构建了光学神经网络，以超低功耗模拟了人脑视觉系统的彩色和混合彩色模式识别能力 ${}^{[11]}$ 。清华大学的赵蓉等人利用少层MoS2二维材料制造了二维平面通道忆阻器，在6×6的阵列中实现了基于大脑的分层记忆系统的信息处理和代码转换功能系统级的模拟 ${}^{[12]}$ 。

结语

1969年，斯坦福研究所的Kautz等人第一次提出了存算一体的概念，当时期望小规模减小数据在存储模块和计算模块之间的搬运。1971年，蔡少棠教授预测了第四种基本元器件忆阻器。2008年，惠普实验室第一次成功制备出了忆阻器器件。2010年以来，随着大规模人工神经网络处理数据量不断增大以及3D内存等技术的出现，存算一体的概念重新回到人们的视野。2016年，谢源等人系统设计了基于RRAM的存算一体芯片架构方案。2020年，吴华强等人研发了基于多个忆阻器阵列的存算一体系统，在处理卷积神经网络（CNN）时的能效比图形处理器芯片（GPU）高两个数量级。纵览时间线，忆阻器作为一种新型存储器件，已经逐步被验证成为存算一体技术的核心单元之一。如何制备多bit、低功耗、高密度的存算一体单元俨然成为一个难点和热点。在性能方面，尽管二维材料大幅提升了忆阻器等存储器的几个数量级能效，然而，相对于传统材料，二维材料存在着稳定性差、工艺局限性多等缺点，这也极大增加了制备工艺的成本。我们以发展的眼光看待问题，技术的革命性发展往往源自日益增长的硬性需求，如何利用二维材料存储器这一把双刃剑，解决二维材料存储器生态链的难点和痛点，也将是业界与学术界需要考虑的问题。

注：未经作者授权不得转载、引用、摘录及使用。

引文

[1] Liu C, Sivasubramaniam A, Kandemir M. Organizing the Last Line of Defense before Hitting the Memory Wall for CMPs[C] High Performance Computer Architecture, 2004. HPCA-10. Proceedings. 10th International Symposium on. 2004.

[2] Mckee S A. Reflections on the Memory Wall[C] Computing frontier conference. Computer Systems Laboratory, Cornell University, Ithaca, New York, sam@csl.cornell.edu, 2004.

[3] Bakhoda A, Yuan G, Fung W, et al. Analyzing CUDA workloads using a detailed GPU simulator[C] 2009 IEEE International Symposium on Performance Analysis of Systems and Software. IEEE, 2009.

[4] Kim J, Kim Y. HBM: Memory solution for bandwidth-hungry processors[C]2014 IEEE Hot Chips 26 Symposium (HCS). IEEE, 2014: 1-24.

[5] Yu S. Neuro-inspired computing with emerging nonvolatile memorys[J]. Proceedings of the IEEE, 2018, 106(2): 260-285.

[6] Hoffer B, Rana V, Menzel S, et al. Experimental demonstration of memristor-aided logic (MAGIC) using valence change memory (VCM)[J]. IEEE Transactions on Electron Devices, 2020, 67(8): 3115-3122.

[7] Chen Y, Wang Y, Luo Y, et al. Realization of artificial neuron using MXene bi-directional threshold switching memristors[J]. IEEE Electron Device Letters, 2019, 40(10): 1686-1689.

[8] Zhang X, Wang W, Liu Q, et al. An artificial neuron based on a threshold switching memristor[J]. IEEE Electron Device Letters, 2017, 39(2): 308-311.

[9] International Roadmap for Devices and Systems (IRDS™) 2017 Edition

[10] Yin L, Cheng R, Wen Y, et al. Emerging 2D Memory Devices for In‐Memory Computing[J]. Advanced Materials, 2021, 33(29): 2007081.

[11] Yan X, Wang K, Zhao J, et al. A new memristor with 2D Ti3C2Tx MXene flakes as an artificial bio‐synapse[J]. Small, 2019, 15(25): 1900107.

[12] Seo S, Jo S H, Kim S, et al. Artificial optic-neural synapse for colored and color-mixed pattern recognition[J]. Nature communications, 2018, 9(1): 1-8.

[13] Ji X, Hao S, Lim K G, et al. Artificial Working Memory Constructed by Planar 2D Channel Memristors Enabling Brain‐Inspired Hierarchical Memory Systems[J]. Advanced Intelligent Systems, 2022, 4(3): 2100119.